|
|
Si vous optez pour des puces NAND (mémoire flash NAND) brutes, CCE (Code de correction d'erreurs), la gestion des blocs défectueux, la conversion d'adresse logique en adresse physique, la répartition de l'usure (une technique permettant de répartir uniformément les ré-écritures sur un réseau de mémoires) et d'autres fonctions de commande doivent être mises en œuvre côté hôte.
|
|
|
If you opt for raw NAND(NAND Flash Memory) chips, ECC(Error Correction Code), bad-block management, logical-to-physical address conversion, wear leveling (a technique for distributing re-writes evenly across a memory array) and other control functions must be implemented on the host side. With evolving NAND manufacturing processes, ECC is becoming notably more sophisticated, imposing heavier burdens on the host processor, especially for large-capacity NAND.
|
|
|
Se si opta per chip NAND raw (memoria NAND flash), ECC (Error Correction Code), gestione blocchi guasti, conversione dell'indirizzo da logico a fisico, wear leveling (una tecnica per distribuire le riscritture uniformemente nell'array di memoria) e altre funzioni di controllo devono essere implementate sul lato host. Con l'evoluzione dei processi di produzione delle memorie NAND, ECC sta diventando sempre più sofisticato, imponendo oneri più gravosi sul processore host, in particolare per le NAND di grande capacità.
|
